PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-058110

(43) Date of publication of application: 03.03.1995

(51)Int.CI.

H01L 21/3205

H01L 21/768

(21)Application number : 05-219069

(22)Date of filing:

11.08.1993

(71)Applicant: YAMAHA CORP

(72)Inventor: YAMAHA TAKAHISA

HIBINO SATOSHI


NAITO MASARU SUZUKI TAMITO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent the generation of alloy pits at substrate connections and the generation of Al hillocks at interlayer connections in a multilayer interconnection structure of a semiconductor device.

CONSTITUTION: After a connecting hole 14A is formed in an insulating film 14 covering the surface of a semiconductor substrate 10, a wiring layer 16 is formed so as to be connected to the substrate 10. After forming a layer insulating film 18 coveting the wiring layer 16 and the insulating film 14, a wiring layer 20 is formed so as to be connected to the wiring layer 16. The wiring layer 16 is composed of a Ti film 16a, a TiON film 16b, an Al or Al alloy film 16c, a Ti film 16d and a TiN film 16e laminated in the order from the bottom. By heat treatment performed at 400-500°C for about 30 minutes after the formation of the wiring layer 16, any alloy pit is not observed in the bottom parts X Y, etc., of the connecting hole. After the formation of a connecting hole 18A, the TiN layer 16e remains at the bottom part Z of the connecting hole, and the generation of Al hillocks is prevented.



BEST AVAILABLE COPY

LEGAL STATUS

[Date of request for examination]

26.02.1997

[Date of sending the examiner's decision of rejection]

16.01.2001

[Kind of final disposal of application other than the

examiner's decision of rejection or application converted

registration

[Date of final disposal for application]

[Patent number]

3613768

[Date of registration]

12.11.2004

[Number of appeal against examiner's decision of

2001-02141

rejection]

[Date of requesting appeal against examiner's decision of 15.02.2001

9/20/200

Searching PAJ

rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許// (J.P)

(12) 公開特許公報(A)

((1) 特許出版公開番号 特別平7-58110

(43)公開日 平成7年(1995) 8月8日

(51) lm. Cl. 81/82		广内整理者导	E ∘Ï		技術表示個所	
21/78	8 ,	8826 - 4M 8826 - 4M	H01L	21/-88	R N	
•		8826-4M	塞空體求	21/-90 未構成 開東項の数1	D	
位()田職爭号	4€Щ ₹5 — 219069		(71) 出票人	000004075 ************************************		
(53) HIMH	平成 5年(1993) 8	用证目	(72)発明者	静岡東安松市中沢町10	a de la compansión de l	
		·	(78)発明者	批为 自任政 三十四 静岡東安松市中央町104 批为	第1号 マ小称式会	
			(72)発明者	内部 房 静間系統投市中駅町10 計成	●1男ヤマハ株式会	
*			(74)代理人		最終国際を	


(54) [発明の名称] 半男体装置

(57)【要約】

【目的】 半導体装置の多層配線構造において、基板接 技部でのアロイビット発生を防止すると共に層間接技部 でのAI ヒロック発生を防止する。

【構成】 半導体基板10の表面を覆う結縁限14に接続114Aを形成した後、基板10に接続されるように配線層16を形成する。配線層16及び絶縁限14を覆って層面絶縁限18を形成した後、配線層16に接続されるように配線層20を形成する。配線層16は、下から順に下1度16。、下10N限166、A1又はA1合金限16。、下1度16位、下1N限166を結局した構成にする。配線層160形成後の400~500

10,30分程度の熱処理では、接続孔底部×、Y等にアロイビットは認められなかった。接続孔18Aの形成後、接続孔底部とにTIN層16eが残存し、AIヒロック発生を防ぐ。



【特許請求の範囲】

【請求項 1】 多層配線構造を有する半導体装置であって、該多層配線構造は、

第1の絶縁膜とこ

この第4の絶縁膜の上に形成された第4の配線層であって、下から順にTI機、TION膜、AI又はAI合金膜、TI関及びTIN膜を積層した構成のものと、

前記第1の絶縁限及び前記第1の配換層を覆って形成され、該第1の配換層の一部に対応した接続孔を有する第2の絶縁限と

この第2の絶縁膜の上に形成され、前記接続孔を介して 前記第1の記録層に接続された第2の記録層とを備えた。 ことを特徴とする半導体装置。

[発明の詳細な説明]

[0001]

【産業上の利用分野】この発明は、 LS 「等の半導体装置における多層配線構造に関し、特に拡散パリア層として TION膜を用いると共に反射防止膜として TIN膜を用いたことによりアロイピットの発生及びAIピロックの発生を防止するようにしたものである。

[0002]

膜	材料
1 5 e	TIN
1 6 d	Ti
16c	A1-51-Cu
16ь	TIN
1 6 a	Τì

先行特許出願では、丁)映16gの記載を省略したが、 接続抵抗(コンタクト抵抗)低減のために丁)映16g を設けるのが通例である。

【0007】配線層16の他の例としては、限166と

朠	材料	厚さし
16e	TION NY	5 0
។ គឺដ	ΤÏ	7
160	Al-Si-Ti	300
16m	T'i	7
1 6 b	TIN又はTIOX NY	.50
1 6 a	Ti	٤

ここで、映16eの材料において、×は0、1~0。 3、yは0、7~0、9である。また、映16bの材料において、×は0、05~0、2、yは0、8~0、9 5である。

[0009]

【発明が解決しようとする課題】図5は、従来の多層配 験形成における接続乳形成工程を示すものである。

【0010】半導体基版10の表面には、8102 等からなるフィールド路線膜11が形成されると共に、路線膜11の素子孔内には、8102 等がらなる薄いゲート・絶縁限110を介してポリS1等からなるケート電極層13Gが形成されている。絶縁限11の上には、ポリS

【従来の技術】従来、LSI等の半導体装置の多層配線 構造としては、図5に示すものが提案されている。

[0003] 図5において、51からなる半単体基板10の表面を覆う5102 等の絶縁膜14の上には、第1の配線を15が形成され、絶縁膜14及び配線を15を覆う層間絶縁膜18の上には、絶縁膜18に設けた接続孔18人を介して配線を15に接続されるように第2の配線をが形成される。なお、配線を15は、図示しない個所で絶縁膜14に設けた接続孔を介して基板10の所定領域にオーミック接続されている。

[0004] 配線層16は、下から順に接続抵抗低減敗16.6、拡散パリア限166、配線材限160、接続抵抗低減限160及び反射防止限160を秩層した構成になっている。反射防止限160kは、接続孔18点を形成する限のホトリングラフィ処理において配線面からの光反射を抑制することによりレジストのパターニング精度を向上させるためのものである。

[0005] 配線度15の一例としては、次のような構成のものを本願と同一出額人の先行特許出額(特額平4-25029号)にて提案した。

[0006]

> 度 16 c.との間に介在度 16 mを配置した次のような構成のものが知られている(例えば米国特許第50.700 3 6号参照)。

[0008]

10~20

厚さ[nm] 50~500 7~20 300~1000 7~20 50~200

i 等からなる配線層13が形成されている。基板表面には、電極層13Gに基づく良差や絶縁膜11及び配線層13の低層に基づく良差が存在する。

[00:11] 基板上面には、電極層13G、配線層13 等を覆って絶縁限14が形成されるが、絶縁限14の上 面は、基板表面の配線段差等を反映して凹凸状となる。 このため、絶縁限14の上に損数の配線層を形成する と、これらの配線層が同一レベルとならず、例えば配線 層16Aに比べて配線層16Bが高い位置に形成される。

【100.12】 差板上面には、配線度16A, 168を積って層間絶縁膜18が平坦に形成され、絶縁膜18に

は、配負度1.6A、1.6日にそれぞれ対応した接抗孔1 8 a、1.8 bがボトリングラフィ及びドライエッチング 技術により形成される。このときのエッチング工程で は、深い接抗孔1.8 a と浅い接抗孔1.8 bとを同時に形成するため、深い接抗孔1.8 a のエッチング中に浅い接 試孔1.8 bでは、過剰にエッチングが行なわれる。

(0013) 記憶度16A、168として、図らに示した格成のものを用いた場合、浅い接続孔186では過剰エッチングにより反射防止膜166が図らに示すように量 dたけけずられてしまう。

[0014] 図7は、週剰エッチング時間と反射防止膜15eのけずれ重dとの関係を示じたもので、ラインS1は反射防止膜15eとしてTION膜を用いた場合を示し、ラインS2は反射防止膜15eとしてTIN膜を用いた場合を示す。これらの場合において、接続礼の直径は1、0[um]、エッチングガス系はCHF3/CF4/Arであった。

【0015】図7によると、TIN関よりTION限の方がけずれ量すが2倍以上も大きいことがわかる。TIN関又はTION限を反射防止限として用いる場合。その最適限度は40~50 [n·m] 程度である。また、接近接続孔での過剰エッチング時間は180 [秋] 位になることがある。従って、反射防止限16 e どしてTION関を用いた配換構造では、深い接続孔18 e のエッチング中に浅い接続孔18 b内でTION関がすべて除去されることがある。

【0016】接続孔内でTION関がすべて除去されると、層間絶縁関18の形成に伴う熱処理等によりAI又はAI合金からなる配線材度15cからAIビロックが接続孔内に成長し、上層配線のための配線材を被差する際に接続孔内での被覆性を劣化させる不都合がある。

【0017】反射防止膜15eとしてTIN膜を用いた配線構造では、かような不都合がないものの、基板接続部にアロイピットが発生する不都合がある。すなわち、関16d中のTIが膜16cを構成するAI-SI-Cu合金中のSIと反応してTIXSIYを形成する。そして、AI-SI-Cu合金中のSIだけでは足りなくて、TIN膜16bにおいてパリア性が不足している個所を経由して基板10からSIを吸い上げることがあり、その結果として基板接続部にアロイピット(アロイ

联	材料		
1.5 e	TIN		
16d	Τί		
1 5 c	A - 5 - Cu		
(1/6 b	IT FO.N		
1 6 a	ा ।		

ここで、 Ti関16dは、なるべく薄い方がよい。 【0025】 基板上面には、絶縁関14及び配線層16 を覆って層間絶縁関18が形成される。絶縁関18に は、配線層16の一部に対応して接続孔18人が形成さ スパイク)が発生することがある。アロイピットは、接合リーク電流を増大させるから、その発生を阻止するのが起ましい。

【OO18】この発明の目的は、AI ヒロック発生及びアロイビット発生を共に防止することができる新規な多層配数構造を提供することにある。

[0019]

【課題を解決するための手段】この発明に係る多層配換情法は、第1の絶縁限と、この第1の絶縁限の上に形成された第1の配線層であって、下から順に丁(映、丁)のN映、A・I又はAI合金映、丁(映及び丁)N膜を経層した構成のものと、前記第1の絶縁限及び前記第1の配線層を複って形成され、該第1の配線層の一部に対応した接続孔を有する第2の絶縁限と、この第2の絶縁限の上に形成され、前記接続孔を介して前記第1の配線層に接続された第2の配線層とを備えたものである。

[0020]

【作用】この発明の構成によれば、TION関に比べてエッチングされにくいてIN膜を反射防止膜として用いるので、接続孔形成時にAI又はAI合金膜の露出を阻止してAIピロックの発生を防止することができる。また、TIN関に比べて耐熱性が良好なTION膜を拡散パリア膜として用いるので、アロイピットの発生を防止することができる。

[0021]

【実施例】図1は、この発明の一実施例に係る半導体装置の多層配線構造を示すもので、図5,6と同様の部分には同様の符号を付して詳細な説明を省略する。

【QD 2.2】図1において、S 「からなる半導体基板 1 0 の表面には、P・型又は N・型の不純物 F・ブ積域 1 2 が形成されている。基板上面には、不純物 F・ブ積域 1 2 を復って絶縁映 1 4 が形成され、絶縁映 1 4 には、積域 1 2 の一部を露呈させるように接続孔 1 4 Aが形成される。

【0023】 絶縁限14の上には、接続孔14Aを介して不純物ドープ領域12に接続されるように配線層16が形成される。配線層16は、下から順に関16a、16b、16c、16d及び16eを経層した構成になっており、具体的構成の一例を示すと、次の通りである。

[0024] 厚度[nm] 40~50 1~5 350

4:0

れる。 絶縁既 18の上には、接続孔 18Aを介して配執 居 16に接続されるように配線居20が形成される。 接 統孔 18Aの直径は、O. 8~1. O [pm] である。 また、配線居20は、AI-SI-Cu合金等からなる もので、約1 [um] の思さを有する。

[0025]上記した構成によると、拡散パリア層16 らが耐熱性良好なTioN限からなっているので、40 0~5.00で。30分程度の熱処理では、接続孔周辺部 メ、Y等の個所にアロイビットが発生しない。また、反 対防止限16をか図りで示したようにけずれ量が少ない TiN限からなっているので、接続孔形成時に接続孔底部とに残存するようになる。このため、AI又はAI合金層16のが露出せず、AIビロックが発生しない。

【0027】図2は、アロイビット発生試験に用いられる試料を示すものである。Siからなる半導体基板10

テップ	温度 [℃]	時間〔分〕	雰囲気
(·1)	400	:3:0	N2
(2)	450	-30	N2
(3)	500	30	N2

この後、経縁既14及びA」合金をHFで除去すると共に、TINをアンモニア過水で除去してから、アロイビットを観察した。アロイビットは、図2、3に示すようにTINの被覆性が低下する接続孔周辺部Q、Rにて発生しやすい。

[0030] 図2の試料としては、配線層16が図4 (A) のような従来構造のものと、配線層16が図4

(B) のようなこの発明に係る構造のものとを用意し、

文4 (人)

$$\frac{146}{115200} = 0. [3.0\%]$$

従って、この発明に係る図4(B)の配線構造では、アロイビット発生を十分に抑止できること明らかである。
[0032] 発明者の研究によれば、アロイビットの発生メカニズムは次のようなものと考えられる。すなれち、500℃におけるAI中へのSIの固溶度は、D、75[%]である。いま、Ti殴15g中のTiと映15gを構成するAI-Si-Cu合金中のSiとが反応してTiSix(x= 1)が形成されるとすると、7[nm]のTiは、350[nm]のAI-SI(1.0%)-Cu合金中のSiをすべて消費しても足りず、Siを板10からSiを吸い上げる可能性がある。コンタクトのアスペクト比が大きくなって、コンタクト序部での拡散パリア供の被関性が低下すると、その部分を介してAIとSIが相互拡散し、アロイビットが発生する。

[0.033] なお、TIONの耐熱性がTINより優れている旨の報告は既にある(1989年春季第36回応用物理学関係連合講演会講演子稿集第725頁3.0+ Z F-13 [反応性スパッタエ | Ox Ny 関のパリア特性」参照)。

[0034]

【発明の効果】以上のように、この発明によれば、反射 防止膜としてエーN膜を用いると共に拡散パリア膜とし の表面には、N・型の不純物ドーブ領域12か形成されると共に、領域12を覆ってSiO2等からなる結構限1.4が形成されている。絶縁限14には、接続孔14Aが形成される。そして、絶縁限14上には、接続孔14Aを介して不純物ドーブ領域12に接続されるように配線を15が形成される。接続孔14Aの直径は、O・5[μm]、絶縁限14の厚さは800[nm]とした。「OO28]アロイビット発生試験では、図2のような試料に次の3ステップの熱処理を施した。

100291

アロイビット発生率を比較した。ここで、アロイビット 発生率は、アロイビットがあるコンタクト数/観察した コンタクト数なる式で表わされるもので、図4の配線構造(A)。(B)についてアロイビット発生率を対比して示すと、次の数1の通りである。

[0031]

【数1】

図4.(H)

 $\frac{3}{115200} = 0 \ [\%]$

てTION膜を用いてAILLロック及びアロイビットの 発生を防止するようにしたので、層間接続部の接続状態 を改善できると共に接合リーク電流を低減できる効果が 得られるものである。

【図面の簡単な説明】

【図1】 この発明の一実施例に係る半導体装置の配線 構造を示す基板断面図である。

【図2】 アロイビット発生試験に用いられる試料を示す断面図である。

【図3】 図2の試料の接続孔を示す上面図である。

【図4】 図2の試料で採用される従来の配線構造

(A) 及びこの発明の配線構造(B) を対比して示す断面図である。

【図5】 従来の配負権道を説明するための基係断面図 である。


(図6) 従来の多層配線形成における接岐礼形成工程 を示す基城断面図である。


【図7】 図 5の工程における過剰エッチング時間と反射的止映のけずれ量との関係を示すグラフである。


[符号の説明]


10: 半導体基板、12: 不純物ドーブ領域、14, 18: 絶縁敗、14A, 18A: 接続孔、16, 20: 配線層、16a, 16d: 接続掲載版、16b: 接數


ECTABLE F - PRO IO (# SALZAE)














フロントページの抜き

(72)発明者・鈴木・長人 静岡県浜松市中沢町10番1号ヤマハ株式会 社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.